“没错，我们的龙芯六号，使用的是四核心处理器，这样多任务能力更强，对于个人电脑来说，处理器的频率不用特别高，但是必须要能同步执行很多任务，双核还是不够用，四核才是合适的。”

“只有四核吗？”

“以目前的工艺来说，只能做到四核，目前中芯国际正在研发更加先进的工艺制程，等到将工艺进一步改进到45纳米的时候，就能做到八核。”倪老说道：“这个难度很大，但是我们一定会解决的。”

芯片的制程工艺都是用晶体管的栅极长度来命名的，现在最先进的65纳米工艺，就是这个栅极长度是65纳米，但是再接着向下，工艺越来越难，很多代工厂就在命名上开始放水，什么5纳米，3纳米的工艺，根本就做不出这么短的栅极来，只是听上去好听而已。

不用说这种几纳米工艺，十几纳米都做不到，比如三行的14纳米工艺，栅极长度是30纳米，英特尔的14纳米，相当于24纳米等等。

现在工艺的研发已经遇到了很多问题，从65纳米再降低到45纳米，已经不是那么容易的了。

毕竟，硅原子核的直径，也不过只有纳米，降低到45纳米，那就意味着一个晶体管的栅极只有18个硅原子核而已，继续降低下去，只剩下几个硅原子核，这东西是在无规则运动的，说不定就跑出去了。同时，因为距离更近，这意味着在里面运动的电子也容易跑出去，这就是漏电，会导致运算错误。

可以说，这些东西已经在慢慢地到达极限。

“其实，到了65纳米，我们就很难让栅极的介电质继续缩减变薄，继续发展下去，晶体管的尺寸要进一步缩小，源极和漏极也靠得更近了，如果不能解决栅极向下的漏电问题以及源极和漏极之间的漏电问题，那我们的45纳米工艺就将成为空中楼阁，我们也将丧失自己的优势。”倪老说道。

随着晶体管工艺的不断提升，组成半导体的材料已经达到了它的物理电气特性的极限。首先承受不住的就是组成晶体管的栅极氧化物：栅极介电质。

现有的工艺都是采用二氧化硅层作为栅极介电质，如果不能找到新的材料，就无法解决这个问题。

其他的问题也很严重，当然了，秦涛听不懂，但是他知道，这个办法肯定是能解决的，因为后世的芯片工艺还在继续发展。

“不管付出多大代价，也要继续推进芯片工艺的进步。”秦涛说道：“不要怕投入研发成本，如果研发太高，支撑不住，随时向总公司求援，要多少钱就给你们拨多少钱。”

已经领先了，不能因为原地踏步被对手追赶啊。

倪老点头：“应该还不用，现在咱们的芯片产业是盈利的，中芯国际给AMD等大公司代工，也赚了很多钱。目前遇到的问题是技术上的，我想我们还是能解决的。”

“那就好。”

“不过继续向下发展就很难了，我们除了继续寻找更先进的材料来提升工艺之外，还计划换赛道。”

秦涛的眼睛又明亮起来：“什么赛道？”

“3D堆叠。”倪老说道：“自从第一个芯片诞生，也包括大名鼎鼎的摩尔定律，都是在二维层面上展开的，我们研究的都是如何在一块芯片表面刻蚀更多的晶体管，随着技术的不断发展，晶体管数量不可能继续按照摩尔定律来发展，迟早都会碰到物理极限，所以，我们就需要从二维向三维展开，在Z轴上发展。”

秦涛点头：“说得好！”

未雨绸缪，提前研究新的技术，这才是最重要的，己方的芯片发展是最快的，己方会引领潮流，一方面改进现有技术，一方面研究其他技术，齐头并进，这样才能有备无患。

3D堆叠技术，是芯片工艺制程发展到极限之后，转变赛道的一种技术，当一块芯片上做出来足够多的晶体管，每个晶体管只有几个硅原子的时候，那就再也无法继续提升性能了。

到了这个时候，就需要全新的技术，在这个屏幕上盖一个新的芯片，叠放在一起，这就是3D堆叠。

说得再简单一些，3D堆叠技术，就是在原本的封装体里面，封装进两个以上的芯片，但是不改变原本的封装体积大小，只是在垂直方向进行的芯片叠放。

这个技术秦涛是听说过的，最先使用这种技术的不是处理器，而是内存。毕竟内存行业更加内卷，当他们发现无法用传统2D技术来制造容量更大的芯片的时候，就开始用到了3D堆叠，而且第一代3D DRAM就能达到28层堆叠的能力，到了后来，甚至还有几百层的堆叠，让人眼花缭乱。

当内存已经普遍3D堆叠的时候，处理器才开始用这种技术。

在后世，当某为被科技巨头打压，无法获得先进制程的时候，走的也是这条路，研发了一系列的堆叠技术专利，利用落后的14纳米工艺获得了和7纳米芯片一样的性能。（也有说法最近发布的那款是单层的，不是堆叠的。）